Moteurs de déchargement de protocoles TCP/UDP pour l’accélération réseau
Moteurs matériels de déchargement TCP/IP et UDP/IP conçus pour des réseaux déterministes à très haut débit.
L’industrie des centres de données exige des débits toujours plus élevés et des architectures réseau plus efficaces. Le traitement des protocoles en logiciel introduit de la variabilité de latence, une surcharge CPU et des goulots d’étranglement qui limitent les performances des réseaux temps réel.
Déchargement des protocoles réseau conçu pour les systèmes haute performance
Bénéfices
- Latence et performances de débit parmi les meilleures de l’industrie
- Implémentation hautement optimisée prenant en charge plusieurs largeurs de bus de données SERDES
- Nombre de portes logiques et utilisation des ressources extrêmement faibles
- Excellentes marges de timing avec un ensemble riche de fonctionnalités standard et avancées
- Basé sur une solution de code Verilog unifiée évolutive de 1 Gbps à 100 Gbps
- Code source Verilog unifié avec environnement UVM
- Conforme au standard IEEE 802.3 Ethernet haute vitesse
Fonctionnalités clés
- Support de la pile de protocoles
- Gestion des sessions et connexions TCP
- Modes de traitement des paquets
- Interfaces FPGA et chemins de données
- Intégration et contrôle côté hôte
- Intégration avec la pile réseau FPGA
Découvrez une connectivité réseau fluide et performante
FICHE PRODUIT - Moteur de déchargement 10G TCP/IP & UDP/IP à latence ultra-faible
Exploitez tout le potentiel d’une connectivité haute performance et sans interruption en téléchargeant notre fiche produit.
Intégration transparente avec nos technologies réseau à latence ultra-faible
Les moteurs de déchargement TCP/UDP ULL sont conçus pour fonctionner de manière transparente avec les IP cores Ethernet MAC/PCS à ultra-faible latence d’Orthogone ainsi que les contrôleurs DMA PCIe, formant une chaîne réseau FPGA complète optimisée pour la latence ultra-faible, le débit et l’efficacité.
Un framework éprouvé pour concevoir des architectures SmartNIC à latence ultra-faible.
Solutions réseau FPGA à latence ultra-faible conçues pour la performance
Dans les industries critiques en matière de latence telles que la fintech, la défense, les télécommunications, le HPC et l’IoT industriel, les performances réseau ont un impact direct sur la compétitivité et la fiabilité des systèmes. Les IP cores FPGA à ultra-faible latence offrent la connectivité déterministe nécessaire pour alimenter les infrastructures de nouvelle génération.
Aérospatiale & Défense
IoT Industriel
Trading à haute-fréquence
Informatique de haute-performance
Télécommunications
Centres de données
Propulsé par des partenaires technologiques de confiance
Questions techniques sur nos IP cores
Nous commercialisons des IP cores semi-conducteurs sous licence et proposons également des services d’ingénierie et de conception. Pour les IP cores, nous facturons généralement des frais de licence initiaux, facturés lors de la livraison du produit.
Oui. Nous disposons de plusieurs conceptions de référence FPGA (Xilinx et Intel PSG) que nous pouvons fournir afin de vous aider à intégrer les IP cores dans votre design.
Nos modèles de licence sont flexibles. Nous proposons des licences par projet ou par site, afin de répondre à vos besoins, à votre modèle d’affaires et à votre budget. N’hésitez pas à nous contacter pour plus d’informations.
Le support technique et les mises à jour sont inclus pendant la première année suivant la livraison des IP cores. Le support est généralement assuré par courriel et par visioconférence. Il est également possible de prolonger la période de support, de mises à jour et de maintenance.
