IP Cores FPGA Ethernet MAC/PCS à latence ultra-faible
IP cores Ethernet FPGA déterministes prenant en charge les vitesses 1G, 10G, 25G, 40G et 100G, avec une latence et des performances parmi les meilleures de l’industrie.
À mesure que les débits de données augmentent et que les budgets de latence se réduisent, les architectures réseau logicielles traditionnelles peinent à maintenir des performances déterministes. Les délais de traitement des paquets, la gigue et la surcharge CPU deviennent rapidement des goulots d’étranglement au niveau du système.
IP cores Ethernet MAC/PCS pour développeurs FPGA
Bénéfices
- Latence et performances de débit parmi les meilleures de l’industrie
- Implémentation hautement optimisée prenant en charge plusieurs largeurs de bus de données SERDES
- Nombre de portes logiques et utilisation des ressources extrêmement faibles
- Excellentes marges de timing avec un riche ensemble de fonctionnalités standard et avancées
- Basé sur une solution de code Verilog unifiée évolutive de 1 Gbps à 100 Gbps
- Code source Verilog unifié avec environnement UVM
- Conforme au standard IEEE 802.3 Ethernet haute vitesse
Fonctionnalités clés
Fonctionnalités avancées pour des débits de 1 Gbps à 100 Gbps
- Support Ethernet multi-débits
- Débit déterministe et traitement des paquets
- Intégration PCS et transceiver
- Correction d’erreurs et fiabilité
- Gestion du réseau et du trafic
- Supervision et statistiques
UTILISATION ET PERFORMANCE DU FPGA :
1G MAC & PCS
Latence aller-retour de bout en bout (1)
136ns
Famille de cartes (2)
UltraScale +
Débit [Gbps]
1-Gbps
Utilisation des ressources(3)
LUTs
2.28k
FFs
4.14k
BRAM
0
Fréquence d’horloge du cœur [MHz]
250
Mesures de latence
TxSoP to RxSoP
Latence aller-retour de bout en bout(1)
64ns
Famille de cartes (2)
UltraScale +
Débit [Gbps]
1-Gbps
Utilisation des ressources(3)
LUTs
2.28k
FFs
4.14k
BRAM
0
Fréquence d’horloge du cœur [MHz]
250
Mesures de latence
TxSoP to RxSoF
(1)Latence : Émetteur-récepteur GTY + PCS + MAC (Tx + Rx)
(2)Autres plateformes FPGA prises en charge
(3)L'utilisation des ressources inclut les compteurs de statistiques
(2)Autres plateformes FPGA prises en charge
(3)L'utilisation des ressources inclut les compteurs de statistiques
10G MAC & PCS
Latence aller-retour de bout en bout (1)
17.1ns
Famille de cartes
UltraScale +
Débit [Gbps]
10-Gbps
Largeur SERDES
16b
Largeur AXI-4 Stream
16b
Utilisation des ressources
LUTs
1.4k
FFs
1.1k
BRAM
0
Fréquence d’horloge du cœur [MHz]
644.531
Latence aller-retour de bout en bout (2)
34.1ns
Famille de cartes
UltraScale +
Débit [Gbps]
10-Gbps
Largeur SERDES
16b
Largeur AXI-4 Stream
32b
Utilisation des ressources
LUTs
1.5k
FFs
1.1k
BRAM
0
Fréquence d’horloge du cœur [MHz]
644.531
(1) Latence : GTY + MAC/PCS (mesurée de TxSoP à RxSoF en bouclage série)
(2) Latence : GTY + MAC/PCS + CDC (mesurée de TxSoP à RxSoP en bouclage série)
(2) Latence : GTY + MAC/PCS + CDC (mesurée de TxSoP à RxSoP en bouclage série)
25G MAC/PCS
Famille de cartes(1)
UltraScale +
Latence aller-retour de bout en bout(2)
114ns
Débit [Gbps]
25-Gbps
Utilisation des ressources(3)
LUTs
4.98k
FFs
7.34k
BRAM
0
Fréquence d’horloge du cœur [MHz]
~402MHz
Famille de cartes (1)
Statix-10
Latence aller-retour de bout en bout(2)
134ns
Débit [Gbps]
25-Gbps
Utilisation des ressources (3)
LUTs
4.68k
FFs
8.26k
BRAM
< 1%
Fréquence d’horloge du cœur [MHz]
~402MHz
25G MAC/PCS + RS-FEC
Famille de cartes (1)
UltraScale +
Latence aller-retour de bout en bout(2)
713ns
Débit [Gbps]
25-Gbps
Utilisation des ressources(3)
LUTs
13.1k
FFs
14.4k
BRAM
5
Fréquence d’horloge du cœur [MHz]
~402MHz
Famille de cartes (1)
Statix-10
Latence aller-retour de bout en bout (2)
730ns
Débit [Gbps]
25-Gbps
Utilisation des ressources(3)
LUTs
12.5k
FFs
20.8k
BRAM
< 1%
Fréquence d’horloge du cœur [MHz]
~402MHz
(1) D'autres plateformes FPGA sont également prises en charge. Performances données pour la gamme de vitesse intermédiaire (-2).
(2) Latence : émetteur/récepteur + PCS + MAC (Tx + Rx)
(3) L'utilisation des ressources inclut les compteurs de statistiques
(2) Latence : émetteur/récepteur + PCS + MAC (Tx + Rx)
(3) L'utilisation des ressources inclut les compteurs de statistiques
40/100G MAC & PCS + RS-FEC
Débit [Gbps]
40G
Famille de cartes (1)
UltraScale +
Latence aller-retour de bout en bout (2)
315 ns
Utilisation des ressources(3)
LUTs
44.2k
FFs
43.6k
BRAM
21
Fréquence d’horloge du cœur [MHz]
~402MHz
Débit [Gbps]
100G (RS-FEC OFF)
Famille de cartes (1)
UltraScale +
Latence aller-retour de bout en bout (2)
196 ns
Utilisation des ressources(3)
LUTs
44.2k
FFs
43.6k
BRAM
21
Fréquence d’horloge du cœur [MHz]
~402MHz
Débit [Gbps]
100G (RS-FEC ON)
Famille de cartes (1)
UltraScale +
Latence aller-retour de bout en bout (2)
399 ns
Utilisation des ressources (3)
LUTs
44.2k
FFs
43.6k
BRAM
21
Fréquence d’horloge du cœur [MHz]
~402MHz
(1) D'autres plateformes FPGA sont également prises en charge. Performances données pour la gamme de vitesse intermédiaire (-2).
(2) Latence : émetteur/récepteur + PCS + MAC (Tx + Rx). Contactez-nous pour les performances des autres variantes du produit.
(3) L'utilisation des ressources inclut les compteurs de statistiques.
(2) Latence : émetteur/récepteur + PCS + MAC (Tx + Rx). Contactez-nous pour les performances des autres variantes du produit.
(3) L'utilisation des ressources inclut les compteurs de statistiques.
Élément clé d’une architecture réseau FPGA complète à latence ultra-faible
Les IP cores Ethernet MAC/PCS ULL d’Orthogone constituent la base d’un réseau FPGA déterministe. Combinés aux moteurs de déchargement TCP/UDP ULL et aux contrôleurs DMA PCIe, ils permettent de construire une chaîne complète de traitement réseau matériel optimisée pour une latence ultra-faible et un traitement de données à très haut débit.
Besoin d’un moyen rapide de développer vos solutions SmartNIC basées sur FPGA ?
Solutions réseau FPGA à latence ultra-faible conçues pour la performance
Dans les industries critiques en matière de latence telles que la fintech, la défense, les télécommunications, le HPC et l’IoT industriel, les performances réseau ont un impact direct sur la compétitivité et la fiabilité des systèmes. Les IP cores FPGA à ultra-faible latence offrent la connectivité déterministe nécessaire pour alimenter les infrastructures de nouvelle génération.
Aérospatiale & Défense
IoT Industriel
Trading de haute-fréquence
Informatique de haute- performance
Télécommunications
Centre de données
Propulsé par des partenaires technologiques de confiance
Questions techniques sur nos IP cores
Nous commercialisons des IP cores semi-conducteurs sous licence et proposons également des services d’ingénierie et de conception. Pour les IP cores, nous facturons généralement des frais de licence initiaux, facturés lors de la livraison du produit.
Oui. Nous disposons de plusieurs conceptions de référence FPGA (Xilinx et Intel PSG) que nous pouvons fournir afin de vous aider à intégrer les IP cores dans votre design.
Nos modèles de licence sont flexibles. Nous proposons des licences par projet ou par site, afin de répondre à vos besoins, à votre modèle d’affaires et à votre budget. N’hésitez pas à nous contacter pour plus d’informations
Le support technique et les mises à jour sont inclus pendant la première année suivant la livraison des IP cores. Le support est généralement assuré par courriel et par visioconférence. Il est également possible de prolonger la période de support, de mises à jour et de maintenance.
